同步RS觸發(fā)器的電路如圖所示,對其結(jié)構(gòu)描述正確的有()。
A.電路由一個基本RS觸發(fā)器加兩個與非門構(gòu)成
B.電路由兩個基本RS觸發(fā)器構(gòu)成
C.CP時鐘脈沖作為控制信號,RS作為輸入信號
D.CP時鐘脈沖作為輸入信號,RS作為控制信號
您可能感興趣的試卷
你可能感興趣的試題
基本RS觸發(fā)器的真值表如圖所示,則正常的邏輯功能有()。
A.Q=0,置0
B.Q=1,置1
C.Q保持不變
D.不定
A.隨之消失
B.恢復(fù)原態(tài)
C.發(fā)生翻轉(zhuǎn)
D.保持現(xiàn)態(tài)
A.J⊕Q
B.Q
C.1
D.0
D觸發(fā)器當(dāng)D=時,實現(xiàn)的邏輯功能是()。
A.置0
B.置1
C.保持
D.翻轉(zhuǎn)
A.置0
B.置1
C.保持
D.翻轉(zhuǎn)
最新試題
下圖所示組合邏輯電路,輸入ABCD為8421碼,則電路的輸出WXYZ是()。
邏輯函數(shù)F(A,B,C,D)=∑m(2,7,8,12,13,14,15)的卡諾圖,下面畫法正確的是()。
實現(xiàn)模(215)10的加法計數(shù)需要()片74193。
如下圖所示的原始狀態(tài)表,其中的等效對有()。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯誤的是()。
?已知描述某同步時序電路的狀態(tài)圖如下圖所示,假定輸入序列為x=01011011,初始狀態(tài)為A,則電路的狀態(tài)序列為(),輸出響應(yīng)序列為()。
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中,下列屬于規(guī)劃設(shè)計階段的工作有()。
用PROM設(shè)計一個2位二進制平方器,實現(xiàn)該平方器需要的容量至少為()。
假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài),則該電路中有()個觸發(fā)器,電路中存在()個多余狀態(tài)。?
為了實現(xiàn)計數(shù)功能,集成寄存器74194的控制端S0S1可以是()。