A.綜合
B.布局布線
C.仿真
D.功耗分析
您可能感興趣的試卷
你可能感興趣的試題
A.加法器
B.譯碼器
C.分頻器
D.減法器
A.觸發(fā)器
B.譯碼器
C.計數(shù)器
D.分頻器
A.敏感信號為時鐘信號
B.用WAIT ON語句等待時鐘
C.用IF條件語句判斷
D.用WAIT FOR語句等待時間到
A.時間值
B.信號值
C.變量值
D.布爾量
A.時間值
B.信號值
C.變量值
D.布爾量
最新試題
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
?數(shù)字設(shè)計的層次主要有（）。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。