單項選擇題用PLA進行邏輯設計時，應將邏輯函數(shù)表達式變換成（）
A.異或表達式
B.與非表達式
C.最簡“與—或”表達式
D.標準“或—與”表達式
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題補碼1.1000的真值為（）
A.+1.1000
B.-1.1000
C.-0.1000
D.-0.0001
2.單項選擇題
下列哪個函數(shù)與邏輯函數(shù)F=A⊙B不等（）
A.A
B.B
C.C
D.D
3.單項選擇題PROM、PLA、和PAL三種可編程器件中，（）是不能編程的。
A.PROM的或門陣列
B.PAL的與門陣列
C.PLA的與門陣列和或門陣列
D.PROM的與門陣列
4.多項選擇題下列中規(guī)模通用集成電路中，（）屬于組合邏輯電路。
A.4位計數(shù)器T4193
B.4位并行加法器T693
C.4位寄存器T1194
D.4位數(shù)據(jù)選擇器T580
5.多項選擇題數(shù)字系統(tǒng)中，采用（）可以將減法運算轉(zhuǎn)化為加法運算。
A.原碼
B.補碼
C.Gray碼
D.反碼
最新試題
已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關系為（）。
題型：單項選擇題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。
題型：單項選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：單項選擇題
?如圖電路，描述正確的是（）。
題型：單項選擇題
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達式為（）。
題型：單項選擇題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：單項選擇題
若n個變量的同或運算和異或運算結果相同，則n為奇數(shù)（）
題型：判斷題
輸出端不能直接線與的門電路有（）。
題型：單項選擇題
?當共陰極7段數(shù)碼管顯示2的時候，輸出應該為（）。
題型：單項選擇題
關于集成塊的輸出單元，下列說法中正確的是（）。
題型：多項選擇題