邏輯函之間滿足（）關(guān)系。

輸出端不能直接線與的門電路有（）。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。

約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。

對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。

如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。

?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。

要使CMOS門輸入高電平，不能使用的方法為（）。