現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。

?已知描述某同步時序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。

如下圖所示的原始狀態(tài)表，其中的等效對有（）。

?具有3個選擇控制端的數(shù)據(jù)選擇器能對（）個輸入數(shù)據(jù)進(jìn)行選擇，對應(yīng)選擇輸入端的任何一種取值，可選中（）個輸入數(shù)據(jù)輸出。?

下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。

用PROM設(shè)計一個2位二進(jìn)制平方器，實現(xiàn)該平方器需要的容量至少為（）。

電平異步時序邏輯電路工作的基本條件有（）。

通常，使用參數(shù)（）來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。

使用8路選擇器實現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

下面圖示的電路可以實現(xiàn)（）功能。