邏輯函之間滿足（）關(guān)系。

?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。

?數(shù)字設(shè)計的層次主要有（）。

?下圖邏輯單元實現(xiàn)的功能為（）。

與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。

約束項在函數(shù)化簡時可以當(dāng)作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。

若n個變量的同或運算和異或運算結(jié)果相同，則n為奇數(shù)（）