下圖所示CMOS電路實現(xiàn)的邏輯是（）。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡后電路需要的觸發(fā)器應為（）個。

下面圖示的電路可以實現(xiàn)（）功能。

為了實現(xiàn)計數功能，集成寄存器74194的控制端S0S1可以是（）。

?用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實現(xiàn)函數的功能時，74138的輸出端（）連接與非門。?

假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài)，則該電路中有（）個觸發(fā)器，電路中存在（）個多余狀態(tài)。?

現(xiàn)場可編程門陣列FPGA的設計流程中，下列屬于規(guī)劃設計階段的工作有（）。

?下面關于用5G555構成的施密特觸發(fā)器描述錯誤的是（）。

下圖所示電路的功能是（）。