A.001
B.011
C.111
D.100
您可能感興趣的試卷
你可能感興趣的試題
下圖所示電路的功能是（）。
A.模2計(jì)數(shù)器
B.模3計(jì)數(shù)器
C.模4計(jì)數(shù)器
D.模5計(jì)數(shù)器
A.確定系統(tǒng)功能和模塊劃分
B.創(chuàng)建或添加設(shè)計(jì)源文件、約束文件
C.選擇合適的設(shè)計(jì)方案
D.生成邏輯連接網(wǎng)表
A.可編程配置塊
B.可編程輸入/輸出
C.可編程互聯(lián)資源
D.可編程或陣列
A.22×2
B.23×3
C.24×4
D.24×5
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
A.
B.
C.
D.
最新試題
下圖所示電路的功能是（）。
電平異步時(shí)序邏輯電路工作的基本條件有（）。
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測器，至少需要（）個(gè)觸發(fā)器。
假定某個(gè)電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
下圖所示組合邏輯電路，其功能是（）。
現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
通常，使用參數(shù)（）來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
假定描述一個(gè)同步時(shí)序電路的最簡狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?