現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。

邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。

?用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?

?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。

用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。

用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。

實(shí)現(xiàn)模（215）10的加法計(jì)數(shù)需要（）片74193。

假定某個(gè)電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。

下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。

一個(gè)n位的D/A換器的分辨率為（）。