問答題
分析如圖所示電路的邏輯功能,寫出輸出F1和F2的邏輯表達(dá)式,列出真值表,說明電路完成什么邏輯功能。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候,輸出應(yīng)該為()。
題型:?jiǎn)雾?xiàng)選擇題
CC4000系列的CMOS門電路不能直接接()系列的門電路。
題型:?jiǎn)雾?xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號(hào)應(yīng)為()。
題型:?jiǎn)雾?xiàng)選擇題
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是()。
題型:?jiǎn)雾?xiàng)選擇題
邏輯函之間滿足()關(guān)系。
題型:多項(xiàng)選擇題
要使CMOS門輸入高電平,不能使用的方法為()。
題型:?jiǎn)雾?xiàng)選擇題
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
題型:多項(xiàng)選擇題
?數(shù)字設(shè)計(jì)的層次主要有()。
題型:多項(xiàng)選擇題
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))相當(dāng)于()個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
題型:?jiǎn)雾?xiàng)選擇題
關(guān)于集成塊的輸出單元,下列說法中正確的是()。
題型:多項(xiàng)選擇題