問(wèn)答題簡(jiǎn)述使用QuartusII軟件進(jìn)行FPGA開(kāi)發(fā)的基本流程。
您可能感興趣的試卷
你可能感興趣的試題
2.問(wèn)答題CPLD/FPGA的幾大供應(yīng)廠商是哪幾個(gè)?
4.問(wèn)答題簡(jiǎn)述FPGA的基本結(jié)構(gòu)。
5.問(wèn)答題簡(jiǎn)述CPLD/FPGA的原理、特點(diǎn)與應(yīng)用。
最新試題
?數(shù)字設(shè)計(jì)的層次主要有()。
題型:多項(xiàng)選擇題
如圖所示,則F=()。
題型:多項(xiàng)選擇題
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
題型:?jiǎn)雾?xiàng)選擇題
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
題型:多項(xiàng)選擇題
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()
題型:判斷題
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))相當(dāng)于()個(gè)內(nèi)部標(biāo)準(zhǔn)門(mén)級(jí)聯(lián)的延遲時(shí)間。
題型:?jiǎn)雾?xiàng)選擇題
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是()。
題型:?jiǎn)雾?xiàng)選擇題
輸出端不能直接線與的門(mén)電路有()。
題型:?jiǎn)雾?xiàng)選擇題
邏輯函之間滿足()關(guān)系。
題型:多項(xiàng)選擇題
已知函數(shù)F(A,B,C,D)=(AB’)’+(C’D+B’C)’,則其最簡(jiǎn)表達(dá)式為()。
題型:?jiǎn)雾?xiàng)選擇題