下圖所示組合邏輯電路，其功能是（）。

現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。

在正常工作時，3-8線譯碼器74138的使能端的值為（）。

?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。

設(shè)計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。

下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。

?用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實現(xiàn)函數(shù)的功能時，74138的輸出端（）連接與非門。?

下圖所示電路的功能是（）。

輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。