A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0
您可能感興趣的試卷
你可能感興趣的試題
A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0
A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0
A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯
最新試題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
以下代碼中為無權(quán)碼的為（）。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。