?某電平異步時(shí)序邏輯電路的流程表如下表所示，電路中存在非臨界競(jìng)爭(zhēng)的位置有（）。
A.穩(wěn)態(tài)（00，11）輸入由00變?yōu)?1
B.穩(wěn)態(tài)（11，01）輸入由11變?yōu)?0
C.穩(wěn)態(tài)（11，11）輸入由11變?yōu)?1
D.穩(wěn)態(tài)（10，10）輸入由10變?yōu)?1
您可能感興趣的試卷
你可能感興趣的試題
?下圖所示電路是一個(gè)（）。
?A.組合邏輯電路
B.同步時(shí)序邏輯電路
C.脈沖異步時(shí)序邏輯電路
D.電平異步時(shí)序邏輯電路
在下圖所示電路中，假定初始狀態(tài)y2y1=00，請(qǐng)問在輸入端x接收3個(gè)脈沖后，電路狀態(tài)y2y1是（）。
A.00
B.01
C.10
D.11
A.可編程只讀存儲(chǔ)器PROM
B.復(fù)雜可編程邏輯器件CPLD
C.通用陣列邏輯GAL
D.可編程邏輯陣列PLA
?下圖用PLA和D觸發(fā)器組成的時(shí)序電路中，激勵(lì)函數(shù)表達(dá)式錯(cuò)誤的是（）。
A.
B.
C.
D.
A.4-4-4
B.4-5-4
C.4-7-4
D.4-6-4
最新試題
假定某個(gè)電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
?設(shè)計(jì)一個(gè)mealy型的110序列檢測(cè)器，需要（）個(gè)觸發(fā)器，而設(shè)計(jì)moore型的110序列檢測(cè)器則需要（）個(gè)觸發(fā)器。?
下面圖示的電路可以實(shí)現(xiàn)（）功能。