A.可編程只讀存儲(chǔ)器PROM
B.復(fù)雜可編程邏輯器件CPLD
C.通用陣列邏輯GAL
D.可編程邏輯陣列PLA
您可能感興趣的試卷
你可能感興趣的試題
?下圖用PLA和D觸發(fā)器組成的時(shí)序電路中，激勵(lì)函數(shù)表達(dá)式錯(cuò)誤的是（）。
A.
B.
C.
D.
A.4-4-4
B.4-5-4
C.4-7-4
D.4-6-4
A.輸出不同
B.次態(tài)相同
C.輸出相同
D.次態(tài)交錯(cuò)
?下圖所示CMOS電路是一個(gè)（）。
A.CMOS與非門(mén)
B.CMOS或非門(mén)
C.CMOS傳輸門(mén)
D.CMOS三態(tài)門(mén)
A.輸出高電平
B.輸出低電平
C.扇入系數(shù)
D.扇出系數(shù)
最新試題
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的基本結(jié)構(gòu)由（）組成。
下面圖示的電路可以實(shí)現(xiàn)（）功能。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
?用3線(xiàn)-8線(xiàn)譯碼器74138（邏輯符號(hào)如下圖所示）和與非門(mén)實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門(mén)。?
設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門(mén)。
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
下圖所示組合邏輯電路，其功能是（）。
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。