?已知描述某同步時序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。

輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。

為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

?具有3個選擇控制端的數(shù)據(jù)選擇器能對（）個輸入數(shù)據(jù)進行選擇，對應(yīng)選擇輸入端的任何一種取值，可選中（）個輸入數(shù)據(jù)輸出。?

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

如下圖所示的原始狀態(tài)表，其中的等效對有（）。

下圖所示組合邏輯電路，其功能是（）。

?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。

?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。

?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯誤的是（）。