?用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實現(xiàn)函數(shù)的功能時，74138的輸出端（）連接與非門。?

設(shè)計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。

一個n位的D/A換器的分辨率為（）。

用5G555構(gòu)成的施密特觸發(fā)器具有（）個穩(wěn)態(tài)。

?已知某異步時序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當（）時會發(fā)生臨界競爭。

使用8路選擇器實現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

一個Moore型同步可重疊的“1011”序列檢測器的狀態(tài)圖是（）。

已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡后電路需要的觸發(fā)器應(yīng)為（）個。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。