問答題已知突變PN結(jié)零偏勢壘電容為3pF,內(nèi)建勢壘電壓為0.5V,計(jì)算10V反偏電壓時(shí)的勢壘電容。
您可能感興趣的試卷
最新試題
從天然硅中獲得達(dá)到生產(chǎn)半導(dǎo)體器件所需純度的SGS要經(jīng)過()等步驟。
題型:多項(xiàng)選擇題
材料根據(jù)流經(jīng)材電流的不同可分為三類()。
題型:多項(xiàng)選擇題
為提高CMOS集成電路的抗自鎖能力,可在版圖設(shè)計(jì)上采取哪些措施?
題型:問答題
根據(jù)圖,給出M2管的漏極電流表達(dá)式。
題型:問答題
把半導(dǎo)體級硅的多晶硅塊,轉(zhuǎn)換成一塊大的單晶硅的過程,稱作()。生長后的單晶硅被稱為()。
題型:單項(xiàng)選擇題
硅半導(dǎo)體工藝中的絕緣材料主要來源于硅自身產(chǎn)生的()材料等。
題型:多項(xiàng)選擇題
晶體管的名字取自于()和()兩詞。
題型:多項(xiàng)選擇題
在圖中,若所有的晶體管都工作在飽和區(qū),畫出Vx從一個(gè)大的正值下降時(shí)Ix的草圖。
題型:問答題
說明MOS器件噪聲的來源、成因及減小方法。
題型:問答題
規(guī)定版圖幾何設(shè)計(jì)規(guī)則的意義是什么?
題型:問答題