?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。

下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。

在正常工作時(shí)，3-8線(xiàn)譯碼器74138的使能端的值為（）。

?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?

現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。

下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。

輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線(xiàn)與”的門(mén)電路有（）。

?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?