若n個變量的同或運算和異或運算結(jié)果相同，則n為奇數(shù)（）

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關(guān)系為（）。

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標準門級聯(lián)的延遲時間。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?如圖所示電路論述正確的是（）。

CC4000系列的CMOS門電路不能直接接（）系列的門電路。

關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。

?數(shù)字設(shè)計的層次主要有（）。