A.100100.01
B.110011.10
C.101110.01
D.110110.10
您可能感興趣的試卷
你可能感興趣的試題
A.00001111
B.01001000
C.00011011
D.00010101
A.(19)16
B.(1F)l6
C.(25)16
D.(29)16
A.1010.10
B.1100.11
C.1010.011
D.1100.01
最新試題
反映TTL與非門(mén)輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是()。
假定某個(gè)電路如圖示,指示燈F和開(kāi)關(guān)A、B、C的邏輯關(guān)系表達(dá)式為()。
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F(A,B,C,D),使用ABC作為控制變量,數(shù)據(jù)輸入端D0-D7可能的值有()。
對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路,下面的輸入脈沖組合中,()是允許的。
實(shí)現(xiàn)模(215)10的加法計(jì)數(shù)需要()片74193。
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的設(shè)計(jì)流程中,下列屬于規(guī)劃設(shè)計(jì)階段的工作有()。
已知原始狀態(tài)圖如下圖所示,狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為()個(gè)。
邏輯函數(shù)F(A,B,C,D)=∑m(2,7,8,12,13,14,15)的卡諾圖,下面畫(huà)法正確的是()。
為了實(shí)現(xiàn)計(jì)數(shù)功能,集成寄存器74194的控制端S0S1可以是()。
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器,至少需要()個(gè)觸發(fā)器。