已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡后電路需要的觸發(fā)器應(yīng)為（）個。

?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。

為了實(shí)現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

假定某個電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。

假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài)，則該電路中有（）個觸發(fā)器，電路中存在（）個多余狀態(tài)。?

通常，使用參數(shù)（）來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。

下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。

下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。

反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。