對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下面圖示的電路可以實現(xiàn)（）功能。

為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

設(shè)計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發(fā)器。

在正常工作時，3-8線譯碼器74138的使能端的值為（）。

現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。

假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài)，則該電路中有（）個觸發(fā)器，電路中存在（）個多余狀態(tài)。?

邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。

如下圖所示的原始狀態(tài)表，其中的等效對有（）。

下圖所示CMOS電路實現(xiàn)的邏輯是（）。