使用8路選擇器實現(xiàn)4變量邏輯函數F（A，B，C，D），使用ABC作為控制變量，數據輸入端D0-D7可能的值有（）。

下圖所示的PLD連接表示的輸出函數表達式F等于（）。

下圖所示CMOS電路實現(xiàn)的邏輯是（）。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示組合邏輯電路，其功能是（）。

現(xiàn)場可編程門陣列FPGA的設計流程中，下列屬于規(guī)劃設計階段的工作有（）。

?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。

?已知某異步時序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當（）時會發(fā)生臨界競爭。

用PROM設計一個2位二進制平方器，實現(xiàn)該平方器需要的容量至少為（）。

下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。