填空題將8k×4位的RAM擴(kuò)展為64k×8位的RAM,需用()片8k×4位的RAM,同時(shí)還需用一片()譯碼器。

您可能感興趣的試卷

最新試題

對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路,下面的輸入脈沖組合中,()是允許的。

題型:多項(xiàng)選擇題

已知原始狀態(tài)圖如下圖所示,狀態(tài)化簡后電路需要的觸發(fā)器應(yīng)為()個(gè)。

題型:單項(xiàng)選擇題

實(shí)現(xiàn)模(215)10的加法計(jì)數(shù)需要()片74193。

題型:單項(xiàng)選擇題

?用3線-8線譯碼器74138(邏輯符號(hào)如下圖所示)和與非門實(shí)現(xiàn)函數(shù)的功能時(shí),74138的輸出端()連接與非門。?

題型:單項(xiàng)選擇題

使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F(A,B,C,D),使用ABC作為控制變量,數(shù)據(jù)輸入端D0-D7可能的值有()。

題型:多項(xiàng)選擇題

現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中,下列屬于規(guī)劃設(shè)計(jì)階段的工作有()。

題型:多項(xiàng)選擇題

設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路,至少需要()個(gè)邏輯門。

題型:單項(xiàng)選擇題

電平異步時(shí)序邏輯電路工作的基本條件有()。

題型:多項(xiàng)選擇題

?已知某異步時(shí)序電路的流程表如下表所示,其中x1和x2為電路輸入端。分析流程表,電路中有()條反饋回路,當(dāng)()時(shí)會(huì)發(fā)生臨界競爭。

題型:單項(xiàng)選擇題

一個(gè)Moore型同步可重疊的“1011”序列檢測器的狀態(tài)圖是()。

題型:單項(xiàng)選擇題