下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有()。
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.3
B.4
C.5
D.10
A.固定;可編程
B.可編程;固定
C.固定;固定
D.可編程;可編程
A.譯碼器
B.編碼器
C.全加器
D.寄存器
下列時(shí)序電路的狀態(tài)圖中,具有自啟動(dòng)功能的是()
A.A
B.B
C.C
D.D
圖示ROM陣列邏輯圖,當(dāng)?shù)刂窞锳1A0=10時(shí),該字單元的內(nèi)容為()
A.1110
B.0111
C.1010
D.0100
最新試題
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
?如圖所示電路論述正確的是()。
要使CMOS門輸入高電平,不能使用的方法為()。
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))相當(dāng)于()個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候,當(dāng)輸入10時(shí),輸出為()。
關(guān)于集成塊的輸出單元,下列說(shuō)法中正確的是()。
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
如圖所示,則F=()。