A.數(shù)據(jù)選擇器
B.并行加法器
C.譯碼器
D.寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.2
B.3
C.6
D.8
A.同時(shí)為0
B.同時(shí)為1
C.同時(shí)改變
D.同時(shí)出現(xiàn)
A.不存在
B.變量A
C.變量B
D.變量C
A.ns
B.us
C.ms
D.s
A.最大項(xiàng)
B.最小項(xiàng)
C.或項(xiàng)
D.與項(xiàng)
最新試題
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
假定某個(gè)電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
假定描述一個(gè)同步時(shí)序電路的最簡狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。