下列所給三態(tài)門中，能實(shí)現(xiàn)C=0時(shí)，
C=1時(shí)，F(xiàn)為高阻態(tài)的邏輯功能的是（）
A.
B.
C.
D.
您可能感興趣的試卷
你可能感興趣的試題
與邏輯函數(shù)
功能相等的表達(dá)式為（）
A.
B.F=A+B+C+D
C.
D.
A.0
B.1
C.不確定
D.邏輯概念錯(cuò)誤
對(duì)于如圖所示波形，其反映的邏輯關(guān)系是（）
A.與關(guān)系
B.異或關(guān)系
C.同或關(guān)系
D.無法判斷
A.原碼
B.ASCII碼
C.補(bǔ)碼
D.BCD碼
已知邏輯表達(dá)式
與它功能相等的函數(shù)表達(dá)式（）
A.AF=AB
B.F=AB+C
C.F=AB+AC
D.
最新試題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
?如圖所示電路論述正確的是（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。