問答題試述VHDL程序中實(shí)體和結(jié)構(gòu)體的相互關(guān)系。

您可能感興趣的試卷

你可能感興趣的試題

最新試題

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。

題型:多項(xiàng)選擇題

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))相當(dāng)于()個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。

題型:單項(xiàng)選擇題

邏輯函之間滿足()關(guān)系。

題型:多項(xiàng)選擇題

?數(shù)字設(shè)計(jì)的層次主要有()。

題型:多項(xiàng)選擇題

?構(gòu)成數(shù)字電路最基本的器件主要有()。

題型:多項(xiàng)選擇題

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。

題型:單項(xiàng)選擇題

約束項(xiàng)在函數(shù)化簡時可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會讓其發(fā)生。

題型:判斷題

?兩個二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。

題型:多項(xiàng)選擇題

?如圖所示電路論述正確的是()。

題型:多項(xiàng)選擇題

與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。

題型:多項(xiàng)選擇題