A.2000B
B.2048B
C.4096B
D.4000B
您可能感興趣的試卷
你可能感興趣的試題
A.置1
B.翻轉(zhuǎn)
C.置0
D.保持
A.D觸發(fā)器
B.T觸發(fā)器
C.JK觸發(fā)器
D.T′觸發(fā)器
A.邊沿觸發(fā)器的次態(tài)僅取決于時鐘有效邊沿到達時輸入的邏輯狀態(tài)。
B.脈沖觸發(fā)器的次態(tài)只考慮CLK下降沿到達時輸入的邏輯狀態(tài),從而決定次態(tài)的變化。
C.觸發(fā)器與鎖存器的不同在于觸發(fā)器增加了一個觸發(fā)時鐘信號。
D.電平觸發(fā)的觸發(fā)器只有當(dāng)CLK變?yōu)橛行щ娖绞?,觸發(fā)器才能接受輸入信號,并按照輸入信號將觸發(fā)器的輸出置成相應(yīng)狀態(tài)。
A.Q=1,Q?=0
B.Q=0,Q?=0
C.Q=0,Q?=1
D.Q=1,Q?=1
A.上升沿
B.下降沿
C.低電平
D.高電平
最新試題
反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是()。
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由()組成。
對于一個輸入為XYZ的脈沖異步時序邏輯電路,下面的輸入脈沖組合中,()是允許的。
實現(xiàn)模(215)10的加法計數(shù)需要()片74193。
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中,下列屬于規(guī)劃設(shè)計階段的工作有()。
?如下圖所示時序電路,該電路是一個()型電路,其功能是()。
用PROM設(shè)計一個2位二進制平方器,實現(xiàn)該平方器需要的容量至少為()。
?已知脈沖異步時序邏輯電路如下圖所示,其功能是()。
為了實現(xiàn)計數(shù)功能,集成寄存器74194的控制端S0S1可以是()。
?設(shè)計一個mealy型的110序列檢測器,需要()個觸發(fā)器,而設(shè)計moore型的110序列檢測器則需要()個觸發(fā)器。?