對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示CMOS電路實現(xiàn)的邏輯是（）。

電平異步時序邏輯電路工作的基本條件有（）。

假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài)，則該電路中有（）個觸發(fā)器，電路中存在（）個多余狀態(tài)。?

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

用PROM設計一個2位二進制平方器，實現(xiàn)該平方器需要的容量至少為（）。

反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。

下圖所示組合邏輯電路，其功能是（）。

輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。

一個n位的D/A換器的分辨率為（）。