已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達式為（）。

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。

要使CMOS門輸入高電平，不能使用的方法為（）。

如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應該可以省掉三個，為什么這么設(shè)計（）。

?十進制數(shù)22.37對應的二進制數(shù)是（）。

?如圖電路，描述正確的是（）。

?數(shù)字設(shè)計的層次主要有（）。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。

約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。

使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。