A.加法、減法及加減可逆
B.同步和異步
C.二、十和N進(jìn)制
D.摩爾型和米里型
您可能感興趣的試卷
你可能感興趣的試題
A.JK觸發(fā)器
B.3/8線譯碼器
C.移位寄存器
D.十進(jìn)制計數(shù)器
A.A+BC=(A+B)(A+C)
B.A+A=0
C.AB=A+B
D.A+AB=A+B
A.R=0,S=0
B.R=0,S=1
C.R=1,S=0
D.R=1,S=1
已知某電路的真值表如下,該電路的邏輯表達(dá)式為()。
A.Y=C
B.Y=ABC
C.Y=AB+C
D.Y=BC+C
A.CMOS
B.TTL
C.主從或維持阻塞
D.沒有記憶功能
E.邊沿JK或邊沿
F.觸發(fā)器
G.同步RS觸發(fā)器
最新試題
若n個變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
CC4000系列的CMOS門電路不能直接接()系列的門電路。
使用74HC138實現(xiàn)邏輯函數(shù)正確的是()。
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。
?兩個二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
如圖電路實現(xiàn)的邏輯函數(shù)是()。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。
已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時,輸出F才為1,則X,Y與F的邏輯關(guān)系為()。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。