您可能感興趣的試卷
你可能感興趣的試題
A.兩個穩(wěn)定狀態(tài)
B.一個穩(wěn)定狀態(tài)，一個暫穩(wěn)態(tài)
C.兩個暫穩(wěn)態(tài)
D.記憶二進(jìn)制數(shù)的功能
圖示ROM陣列邏輯圖，當(dāng)?shù)刂窞锳1A0=10時，該字單元的內(nèi)容為（）
A.1l10
B.0111
C.1010
D.0100
圖示觸發(fā)器電路的特征方程Qn+1=（）
A.TQn+TQn
B.TQ+TQn
C.Q
D.T
A.全加器
B.存儲電路
C.譯碼器
D.選擇器
最新試題
電路結(jié)構(gòu)如圖所示，該電路是（）。
輸出端不能直接線與的門電路有（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
邏輯函之間滿足（）關(guān)系。
要使CMOS門輸入高電平，不能使用的方法為（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
?兩個二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
約束項(xiàng)在函數(shù)化簡時可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會讓其發(fā)生。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。