?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。

?如圖所示電路論述正確的是（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

?數(shù)字設(shè)計(jì)的層次主要有（）。

?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。

若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。

使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。

關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。