多項選擇題以下選項代碼中為無權(quán)碼的為()

A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼


您可能感興趣的試卷

最新試題

已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時,輸出F才為1,則X,Y與F的邏輯關(guān)系為()。

題型:單項選擇題

要使CMOS門輸入高電平,不能使用的方法為()。

題型:單項選擇題

?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是()。

題型:單項選擇題

CC4000系列的CMOS門電路不能直接接()系列的門電路。

題型:單項選擇題

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。

題型:單項選擇題

輸出端不能直接線與的門電路有()。

題型:單項選擇題

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))相當(dāng)于()個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。

題型:單項選擇題

如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。

題型:單項選擇題

使用74HC138實現(xiàn)邏輯函數(shù)正確的是()。

題型:單項選擇題

?兩個二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。

題型:多項選擇題