使用8路選擇器實現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。

實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。

電平異步時序邏輯電路工作的基本條件有（）。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示電路的功能是（）。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。

下圖所示CMOS電路實現(xiàn)的邏輯是（）。

?已知描述某同步時序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應序列為（）。