下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。

邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。

一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。

現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門。

?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。

反映TTL與非門輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。

?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。

對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。