一個(gè)n位的D/A換器的分辨率為（）。

下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。

?用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?

?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會發(fā)生臨界競爭。

下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。

用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。

下面圖示的電路可以實(shí)現(xiàn)（）功能。

設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門。

?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?

輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。