A.4
B.5
C.6
D.11
您可能感興趣的試卷
你可能感興趣的試題
A.激勵方程
B.輸出方程
C.輸入方程
D.轉(zhuǎn)移方程
A.D觸發(fā)器
B.D鎖存器
C.JK觸發(fā)器
D.T觸發(fā)器
A.D
B.T
C.JK
D.D或T
A.同步清零不受時鐘控制，只要reset有效，立即復(fù)位
B.異步清零不受時鐘控制，只要reset有效，立即復(fù)位
C.同步清零和異步清零都要受到時鐘控制，只有在時鐘觸發(fā)沿才會進(jìn)行復(fù)位
D.同步清零和異步清零都不受時鐘控制，直接復(fù)位
A.S=0，R=0，然后S=R=1
B.S=1，R=1，然后S=R=0
C.S端或R端輸入信號的脈沖寬度過小
D.S=1，R=1，然后S=0，R=1
最新試題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
約束項在函數(shù)化簡時可以當(dāng)作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。
?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達(dá)式為（）。
如圖電路實現(xiàn)的邏輯函數(shù)是（）。