判斷題場(chǎng)管的ESD能力跟其漏端面積有主要的關(guān)系,漏端面積越大其ESD能力越小。
您可能感興趣的試卷
最新試題
CMOS工藝中,將PMOS和NMOS的柵進(jìn)行局部互連的材料是()。
題型:?jiǎn)雾?xiàng)選擇題
未進(jìn)行摻雜的二氧化硅薄膜,通常簡(jiǎn)寫為()。
題型:?jiǎn)雾?xiàng)選擇題
外延雙阱工藝的優(yōu)點(diǎn)包括()。
題型:多項(xiàng)選擇題
摩爾定律中每一代集成電路上晶體管密度翻倍值是多少?()
題型:?jiǎn)雾?xiàng)選擇題
集成電路的制造工藝,需要采用隔離技術(shù),常見(jiàn)的隔離方法有()。
題型:多項(xiàng)選擇題
薄柵管ESD保護(hù)結(jié)構(gòu)的ESD保護(hù)能力通常為多少?()
題型:?jiǎn)雾?xiàng)選擇題
集成電路再分析軟件其處理的主要對(duì)象是()。
題型:?jiǎn)雾?xiàng)選擇題
集成電路版圖物理驗(yàn)證必須要做的步驟主要有哪些?()
題型:多項(xiàng)選擇題
在制作MOS管時(shí),采用LOCOS工藝容易出現(xiàn)()。
題型:?jiǎn)雾?xiàng)選擇題
用四端器件繪制電路圖時(shí),NMOS管和PMOS管的襯底連接正確的是()。
題型:?jiǎn)雾?xiàng)選擇題