通常，使用參數(shù)（）來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。

現(xiàn)場可編程門陣列FPGA的基本結構由（）組成。

?已知描述某同步時序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應序列為（）。

設計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。

?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。

用PROM設計一個2位二進制平方器，實現(xiàn)該平方器需要的容量至少為（）。

?用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實現(xiàn)函數(shù)的功能時，74138的輸出端（）連接與非門。?

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。

下面圖示的電路可以實現(xiàn)（）功能。