A.10μS
B.80μS
C.100μS
D.800ms
您可能感興趣的試卷
你可能感興趣的試題
若用JK觸發(fā)器來(lái)實(shí)現(xiàn)特性方程為
則JK端的方程為（）
A.A
B.B
C.C
D.D
A.PROM的與陣列固定，不可編程
B.PROM與陣列、或陣列均不可編程
C.PAL與陣列、或陣列均可編程
D.PAL的與陣列可編程
A.觸發(fā)器
B.晶體管
C.MOS管
D.電容
A.組合邏輯電路
B.時(shí)序邏輯電路
C.存儲(chǔ)器
D.數(shù)模轉(zhuǎn)換器
A.與陣列
B.或陣列
C.輸入緩沖電路
D.輸出電路
最新試題
?如圖電路，描述正確的是（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
?利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。