你可能感興趣的試題

判斷題
標(biāo)準(zhǔn)單元版圖其主要是用于大規(guī)模數(shù)字集成電路版圖的自動(dòng)布局布線。
答案：正確
判斷題
設(shè)計(jì)相同電路的版圖，全定制設(shè)計(jì)通常比半定制設(shè)計(jì)占用更多面積。
答案：錯(cuò)誤
判斷題
數(shù)?；旌霞呻娐樊a(chǎn)品以Bi-CMOS產(chǎn)品居多。
答案：正確
判斷題
數(shù)字集成電路由CMOS器件構(gòu)成，模擬集成電路由雙極型器件構(gòu)成。
答案：錯(cuò)誤
填空題
在標(biāo)準(zhǔn)單元版圖繪制中，一般pitch的取法有三種，它們分別是line on line 、line on via 、（）。
答案：via on via
填空題
PMOS管襯底有緣區(qū)的摻雜類型應(yīng)該選擇（）型摻雜層。
答案：N
填空題
若有三條寬度為1um，長(zhǎng)度為5um的多晶電阻首尾相接拼成一個(gè)直角U型電阻，弱拼接時(shí)圖形沒(méi)有重疊，且該多晶材料的方塊電阻為20Ω，則該電阻阻值為（）（只寫(xiě)數(shù)值，不需要寫(xiě)單位）。
答案：300
填空題
cadence軟件主界面的英文縮寫(xiě)是：（）。
答案：CIW
填空題
版圖設(shè)計(jì)的規(guī)則主要包含有：寬度（width）、（）、間隙（clearance）、擴(kuò)展（extension）和交疊（overlap）幾個(gè)大類。
答案：間距（space）
填空題
Cadence中的spectre工具主要的仿真分析類型有（）、直流仿真、交流仿真。
答案：瞬態(tài)仿真

首頁(yè)

題庫(kù)

網(wǎng)課

在線模考

桌面端

Cadence SE主要用于集成電路版圖自動(dòng)布局布線。

你可能感興趣的試題

標(biāo)準(zhǔn)單元版圖其主要是用于大規(guī)模數(shù)字集成電路版圖的自動(dòng)布局布線。

設(shè)計(jì)相同電路的版圖，全定制設(shè)計(jì)通常比半定制設(shè)計(jì)占用更多面積。

數(shù)?；旌霞呻娐樊a(chǎn)品以Bi-CMOS產(chǎn)品居多。

數(shù)字集成電路由CMOS器件構(gòu)成，模擬集成電路由雙極型器件構(gòu)成。

在標(biāo)準(zhǔn)單元版圖繪制中，一般pitch的取法有三種，它們分別是line on line 、line on via 、（）。

PMOS管襯底有緣區(qū)的摻雜類型應(yīng)該選擇（）型摻雜層。

若有三條寬度為1um，長(zhǎng)度為5um的多晶電阻首尾相接拼成一個(gè)直角U型電阻，弱拼接時(shí)圖形沒(méi)有重疊，且該多晶材料的方塊電阻為20Ω，則該電阻阻值為（）（只寫(xiě)數(shù)值，不需要寫(xiě)單位）。

cadence軟件主界面的英文縮寫(xiě)是：（）。

版圖設(shè)計(jì)的規(guī)則主要包含有：寬度（width）、（）、間隙（clearance）、擴(kuò)展（extension）和交疊（overlap）幾個(gè)大類。

Cadence中的spectre工具主要的仿真分析類型有（）、直流仿真、交流仿真。

Cadence SE主要用于集成電路版圖自動(dòng)布局布線。

你可能感興趣的試題

標(biāo)準(zhǔn)單元版圖其主要是用于大規(guī)模數(shù)字集成電路版圖的自動(dòng)布局布線。

設(shè)計(jì)相同電路的版圖，全定制設(shè)計(jì)通常比半定制設(shè)計(jì)占用更多面積。

數(shù)?；旌霞呻娐樊a(chǎn)品以Bi-CMOS產(chǎn)品居多。

數(shù)字集成電路由CMOS器件構(gòu)成，模擬集成電路由雙極型器件構(gòu)成。

在標(biāo)準(zhǔn)單元版圖繪制中，一般pitch的取法有三種，它們分別是line on line 、line on via 、（）。

PMOS管襯底有緣區(qū)的摻雜類型應(yīng)該選擇（）型摻雜層。

若有三條寬度為1um，長(zhǎng)度為5um的多晶電阻首尾相接拼成一個(gè)直角U型電阻，弱拼接時(shí)圖形沒(méi)有重疊，且該多晶材料的方塊電阻為20Ω，則該電阻阻值為（）（只寫(xiě)數(shù)值，不需要寫(xiě)單位）。

cadence軟件主界面的英文縮寫(xiě)是：（）。

版圖設(shè)計(jì)的規(guī)則主要包含有：寬度（width）、（）、間隙（clearance）、擴(kuò)展（extension）和交疊（overlap）幾個(gè)大類。

Cadence中的spectre工具主要的仿真分析類型有（）、直流仿真、交流仿真。

標(biāo)準(zhǔn)單元版圖其主要是用于大規(guī)模數(shù)字集成電路版圖的自動(dòng)布局布線。

設(shè)計(jì)相同電路的版圖，全定制設(shè)計(jì)通常比半定制設(shè)計(jì)占用更多面積。

數(shù)?；旌霞呻娐樊a(chǎn)品以Bi-CMOS產(chǎn)品居多。

數(shù)字集成電路由CMOS器件構(gòu)成，模擬集成電路由雙極型器件構(gòu)成。

在標(biāo)準(zhǔn)單元版圖繪制中，一般pitch的取法有三種，它們分別是line on line 、line on via 、（）。

PMOS管襯底有緣區(qū)的摻雜類型應(yīng)該選擇（）型摻雜層。

若有三條寬度為1um，長(zhǎng)度為5um的多晶電阻首尾相接拼成一個(gè)直角U型電阻，弱拼接時(shí)圖形沒(méi)有重疊，且該多晶材料的方塊電阻為20Ω，則該電阻阻值為（）（只寫(xiě)數(shù)值，不需要寫(xiě)單位）。

版圖設(shè)計(jì)的規(guī)則主要包含有：寬度（width）、（）、間隙（clearance）、擴(kuò)展（extension）和交疊（overlap）幾個(gè)大類。

Cadence中的spectre工具主要的仿真分析類型有（）、直流仿真、交流仿真。