?如圖所示電路論述正確的是（）。

已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達式為（）。

已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關系為（）。

使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

?若集成塊內部為驅動單元提供的驅動能力為1X，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內部標準門級聯(lián)的延遲時間。

?利用開關代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關系為（）。

?兩個二進制數(shù)的補碼相加，有溢出的是（）。

關于集成塊的輸出單元，下列說法中正確的是（）。

約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。