問答題
利用下降沿JK觸發(fā)器和附加門設(shè)計一三進制同步加法計數(shù)器。要求狀態(tài)為00→01→10→00,且能自啟動。
(1)確定觸發(fā)器的數(shù)目,畫出狀態(tài)轉(zhuǎn)換圖,寫出電路的狀態(tài)方程;
(2)列出電路的驅(qū)動方程;
(3)檢查自啟動,畫出實現(xiàn)的電路。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
下圖所示CMOS電路實現(xiàn)的邏輯是()。
題型:單項選擇題
?已知脈沖異步時序邏輯電路如下圖所示,其功能是()。
題型:單項選擇題
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由()組成。
題型:多項選擇題
設(shè)計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路,至少需要()個邏輯門。
題型:單項選擇題
電平異步時序邏輯電路工作的基本條件有()。
題型:多項選擇題
為了實現(xiàn)計數(shù)功能,集成寄存器74194的控制端S0S1可以是()。
題型:多項選擇題
已知原始狀態(tài)圖如下圖所示,狀態(tài)化簡后電路需要的觸發(fā)器應(yīng)為()個。
題型:單項選擇題
在正常工作時,3-8線譯碼器74138的使能端的值為()。
題型:單項選擇題
假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài),則該電路中有()個觸發(fā)器,電路中存在()個多余狀態(tài)。?
題型:單項選擇題
假定某個電路如圖示,指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達式為()。
題型:單項選擇題