對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關(guān)系為（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

二進制加法運算包含的輸入、輸出變量有（）。

使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。

?如圖電路，描述正確的是（）。

?十進制數(shù)178.5對應(yīng)的余3碼是（）。

?兩個二進制數(shù)的補碼相加，有溢出的是（）。

邏輯函之間滿足（）關(guān)系。

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。