A.1
B.2
C.3
D.8
您可能感興趣的試卷
你可能感興趣的試題
A.10行10列
B.5行5列
C.32行32列
D.1024行1024列
A.8*3
B.8K*8
C.256*8
D.256*256
A.8
B.16
C.32
D.256
A.4
B.8
C.14
D.16
A.2
B.4
C.8
D.32
最新試題
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
如圖所示,則F=()。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))相當(dāng)于()個(gè)內(nèi)部標(biāo)準(zhǔn)門(mén)級(jí)聯(lián)的延遲時(shí)間。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會(huì)讓其發(fā)生。
邏輯函之間滿足()關(guān)系。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號(hào)應(yīng)為()。
要使TTL與非門(mén)變成反相器,多余的輸入端不能采用的方法為()。