單項(xiàng)選擇題4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有（）種。
A.1
B.2
C.4
D.8
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題一個(gè)無符號(hào)4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為（）
A.4KΩ
B.5KΩ
C.10KΩ
D.20KΩ
2.單項(xiàng)選擇題一個(gè)無符號(hào)8位數(shù)字量輸入的DAC，其分辨率為（）位。
A.1
B.3
C.4
D.8
3.單項(xiàng)選擇題PROM的與陣列（地址譯碼器）是（）
A.全譯碼可編程陣列
B.全譯碼不可編程陣列
C.非全譯碼可編程陣列
D.非全譯碼不可編程陣列
4.單項(xiàng)選擇題一個(gè)容量為512*1的靜態(tài)RAM具有（）
A.地址線9根，數(shù)據(jù)線1根
B.地址線1根，數(shù)據(jù)線9根
C.地址線512根，數(shù)據(jù)線9根
D.地址線9根，數(shù)據(jù)線512根
5.單項(xiàng)選擇題隨機(jī)存取存儲(chǔ)器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容（）
A.全部改變
B.全部為1
C.不確定
D.保持不變
最新試題
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
題型：多項(xiàng)選擇題
邏輯函之間滿足（）關(guān)系。
題型：多項(xiàng)選擇題
電路結(jié)構(gòu)如圖所示，該電路是（）。
題型：?jiǎn)雾?xiàng)選擇題
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
題型：?jiǎn)雾?xiàng)選擇題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：?jiǎn)雾?xiàng)選擇題
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
題型：多項(xiàng)選擇題
輸出端不能直接線與的門電路有（）。
題型：?jiǎn)雾?xiàng)選擇題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項(xiàng)選擇題
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
題型：?jiǎn)雾?xiàng)選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題