輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

下圖所示組合邏輯電路，其功能是（）。

下面圖示的電路可以實現(xiàn)（）功能。

為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

設(shè)計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發(fā)器。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。

下圖所示CMOS電路實現(xiàn)的邏輯是（）。

實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。